Implementierung und Evaluation eines Motorola 68000er Soft-Core Prozessors auf einem FPGA für Anwendungen in der Avionik

Art der Arbeit:
Studienarbeit/Diplomarbeit/Bachelor-Arbeit/Master-Arbeit
Betreuer:
Adresse: Steffen Vaas
Lehrstuhl für Informatik 3 (Rechnerarchitektur)
Martensstraße 3
91058 Erlangen
Germany
Raum: 07.134
Telefon: +49 9131 85 27028
Fax: +49 9131 85 27912
Homepage: http://www3.informatik.uni-erlangen.de/Persons/vaas
E-Mail: steffen.vaas@fau.de
Adresse: Sebastian Rachuj
Lehrstuhl für Informatik 3 (Rechnerarchitektur)
Martensstr. 3
91058 Erlangen
Germany
Raum: 07.135
Telefon: +49 9131 85 27612
Fax: +49 9131 85 27912
Homepage: http://www3.informatik.uni-erlangen.de/Persons/rachuj
E-Mail: sebastian.rachuj@fau.de
Beschreibung der Arbeit:

In der Avionik gelten starke Verifizierungsvorschriften. Daher beschränken sich viele Flugzeugbauer auf bewährte, deterministische Prozessorarchitekturen. Um das Fluggewicht zu senken, können mehrere der bewährten 68000er Prozessoren auf einem FPGA integriert werden, ohne das die bereits verifizierte Software geändert werden muss. Zudem ermöglicht dies die Umsetzung von neuen Applikationen mit komplexeren Algorithmen.

In dieser Arbeit sollen verschiedene Prozessoren mit einer 68000er Architektur auf einem FPGA implementiert und bezüglich der Einsetzbarkeit in kritischen Anwendungsbereichen sowie deren Performance bewertet werden.

Bearbeitungszustand:
Offen