Umsetzung eines Rechenwerkes in 3-wertiger Logik mit Hilfe von Memristoren

Art der Arbeit:
Studienarbeit/Diplomarbeit/Bachelor-Arbeit/Master-Arbeit
Betreuer:
Adresse: Prof. Dr.-Ing. Dietmar Fey
Lehrstuhl für Informatik 3 (Rechnerarchitektur)
Martensstrasse 3
91058 Erlangen
Germany
Raum: 07.156
Telefon: +49 9131 85 27003
Fax: +49 9131 85 27912
Homepage: http://www3.informatik.uni-erlangen.de/Persons/fey/
E-Mail: dietmar.fey@informatik.uni-erlangen.de
Adresse: Dr.-Ing. Marc Reichenbach
Lehrstuhl für Informatik 3 (Rechnerarchitektur)
Martensstr. 3
91058 Erlangen
Germany
Raum: 07.125
Telefon: +49 9131 85 27915
Fax: +49 9131 85 27912
Homepage: http://www3.informatik.uni-erlangen.de/Persons/marcreich
E-Mail: marc.reichenbach@fau.de
Beschreibung der Arbeit:

Die Nutzung sogenannter Signed-Bit-Digit Zahlendarstellung bietet große Vorteile innerhalb artihmetischer Berechnungen. So können beispielsweise Additionen in konstanter Zeit unabhängig von der Länge der Eingaben durchgeführt werden. Leider scheitert dieser Ansatz in der Realisierung eines 3-wertigen Speichers. Herkömmliche Ansätze müssen hierzu die doppelte Menge an Speicher (FFs) vorhalten um die Zustände abzubilden. Ein vielversprechender Ansatz ist hierbei die Nutzung sogenannter Memristoren, welche mehrere Zustände speichern können. Ziel dieser Arbeit ist die Modellierung eines Rechenwerkes in 3-wertiger Logik welches auf Basis Memristoren arbeitet. Modellierungssprache ist SystemC. Einblicke in die Schaltung von Memristoren möglich.

*Ausrichtung:*
- 40% Grundlagen
- 40% Programmierung
- 20% Technologie

Bearbeitungszustand:
Abgeschlossen von Maximilian Iftner