Vergleich einer Simulation von RISC-V mit realer Hardware auf FPGA-Basis

Art der Arbeit:
Studienarbeit/Diplomarbeit/Bachelor-Arbeit/Master-Arbeit
Betreuer:
Adresse: Sebastian Rachuj
Lehrstuhl für Informatik 3 (Rechnerarchitektur)
Martensstr. 3
91058 Erlangen
Germany
Raum: 07.135
Telefon: +49 9131 85 27612
Fax: +49 9131 85 27912
Homepage: http://www3.informatik.uni-erlangen.de/Persons/rachuj
E-Mail: sebastian.rachuj@fau.de
Adresse: Dr.-Ing. Marc Reichenbach
Lehrstuhl für Informatik 3 (Rechnerarchitektur)
Martensstr. 3
91058 Erlangen
Germany
Raum: 07.137
Telefon: +49 9131 85 27915
Fax: +49 9131 85 27912
Homepage: http://www3.informatik.uni-erlangen.de/Persons/marcreich
E-Mail: marc.reichenbach@fau.de
Beschreibung der Arbeit:

Aufgrund der offenen Natur der RISC-V-Architektur besteht die Möglichkeit, Details eines Prozessors zu evaluieren, auf die normalerweise kein Zugriff besteht. Dieses Wissen kann bereits vorab genutzt werden, um Simulationen der Hardware mit unterschiedlichen Konfigurationen durchzuführen. Ziel der Arbeit ist es, diese Simulationen zu erstellen und diese der realen Hardware (implementiert auf einem FPGA) gegenüber zu stellen.

Bearbeitungszustand:
Offen