Transaction-Level-Modellierung eines generischen heterogenen Many-Core Prozessors für Echtzeot Bildverarbeitung

Art der Arbeit:
Bachelor-Arbeit
Betreuer:
Adresse: Dr.-Ing. Marc Reichenbach
Lehrstuhl für Informatik 3 (Rechnerarchitektur)
Martensstr. 3
91058 Erlangen
Germany
Raum: 07.137
Telefon: +49 9131 85 27915
Fax: +49 9131 85 27912
Homepage: http://www3.informatik.uni-erlangen.de/Persons/marcreich
E-Mail: marc.reichenbach@fau.de
Beschreibung der Arbeit:

Prozessormodelle sind ein wichtiges Hilfsmittel für die Entwicklung neuer Rechnerarchitekturen. Aus diesem Grund, wurde am Lehrstuhl ein Simulator speziell für das Design von heterogenen Bildverarbeitungsprozessoren entwickelt. Dieser Simulator soll nun hinsichtlich wichtiger Elemente erweitert werden, wie sie im modernen Prozessordesign anzutreffen sind. Dies sind unter anderem Busstrukturen, Erweiterung des Befehlssatzes und Implementierung von Pipeliningmechanismen. Ziel der Arbeit ist ein Simulator, der diese neuen Elemente berherscht und der sich in den aktuellen Designflow integrieren lässt. Entwicklungssprache ist C++/SystemC.

*Ausrichtung:*
- 30% Konzeption
- 50% Programmierung
- 20% Evaluation

*Layout* 1

*Bilder*
- pearray

Bearbeitungszustand:
Abgeschlossen von Marcus Treu