PCIe für FPGA-Beschleuniger

Art der Arbeit:
Studienarbeit/Diplomarbeit/Bachelor-Arbeit/Master-Arbeit
Betreuer:
Adresse: Dr.-Ing. Marc Reichenbach
Lehrstuhl für Informatik 3 (Rechnerarchitektur)
Martensstr. 3
91058 Erlangen
Germany
Raum: 07.137
Telefon: +49 9131 85 27915
Fax: +49 9131 85 27912
Homepage: http://www3.informatik.uni-erlangen.de/Persons/marcreich
E-Mail: marc.reichenbach@fau.de
Adresse: Philipp Holzinger
Lehrstuhl für Informatik 3 (Rechnerarchitektur)
Martensstraße 3
91058 Erlangen
Germany
Raum: 07.159
Telefon: +49 9131 85 27010
Fax: +49 9131 85 27912
Homepage: http://www3.informatik.uni-erlangen.de/Persons/holzinger
E-Mail: philipp.holzinger@fau.de
Beschreibung der Arbeit:

Mit der HSAF (Heterogeneous System Architecture Foundation) wurde ein Standard von AMD, ARM, Qualcomm und anderen geschaffen um zukünftig heterogene Rechnersysteme flexibel aufzubauen und programmieren zu können. Der Lehrstuhl ist hierbei Mitglied in der HSAF und kann entscheidend Einfluss auf zukünftige Rechnermodelle nehmen.

Als Demonstrator wurde hierbei ein PC-System aufgebaut, in dem ein FPGA zur Beschleunigung von rechenintensiven Tasks eingesetzt wird. Die Verbindung zwischen Host-CPU und FPGA erfolgt über ein PCIe Interface. Der IP-Block sowie der Treiber sind jedoch spezifisch für die eingesetzte FPGA-Karte. Das Ziel dieser Arbeit besteht deshalb darin, die erstelle PCIe-Lösung auch für andere FPGA-Karten zur Verfügung zu stellen. Hierfür stellt der Lehrstuhl High-Performance-FPGAs mit teilweise mehreren Millionen LUTs zur Verfügung.

Bearbeitungszustand:
Offen