Analyse der Cachesimulation von gem5 bezüglich unterschiedlicher Cachekonfigurationen

Art der Arbeit:
Studienarbeit/Diplomarbeit/Bachelor-Arbeit/Master-Arbeit
Betreuer:
Adresse: Sebastian Rachuj
Lehrstuhl für Informatik 3 (Rechnerarchitektur)
Martensstr. 3
91058 Erlangen
Germany
Raum: 07.135
Telefon: +49 9131 85 27612
Fax: +49 9131 85 27912
Homepage: http://www3.informatik.uni-erlangen.de/Persons/rachuj
E-Mail: sebastian.rachuj@fau.de
Beschreibung der Arbeit:

Für die Entwicklung neuer Hardware- und System-On-Chip-Architekturen bietet sich die Verwendung virtueller Prototypen an, mit denen man unterschiedliche Hardware simulieren kann. Diese kommen insbesondere beim Entwurf von Prozessoren mit Echtzeitanforderungen, wie zum Beispiel in autonomen Fahrzeugen, zum Tragen. Ein Bestandteil dieser Systeme ist die Cachearchitektur. Für diese existieren bereits einige Simulatoren. Aufgabe der Arbeit wird sein, den Cache aus dem gem5-Simulator zu verwenden, um Programme hinsichtlich ihres Cacheverhaltens zu untersuchen und einige Daten, wie die Anzahl der Hits und Caches zu sammeln. Während die grundlegende Funktionalität bereits vorliegt, muss diese hierfür erweitert und angepasst werden, um zufriedenstellende Ergebnisse zu erhalten.

Bearbeitungszustand:
Offen