Suche


Einführung in den digitalen ASIC-Entwurf (EDA)

Moderne Anwendungen erfordern immer mehr Rechenleistung welche nur mit spezieller Hardware erreicht werden kann. Die Entwicklung programmierbarer Schaltkreise (FPGAs) hat den Bedarf nach Rechenleistung zwar teilweise gestillt, wenn es jedoch um hohe Taktfrequenzen, geringe Chipfläche, niedrigen Stromverbrauch und geringe Kosten geht, ist der Einsatz eines anwendungsspezifischen integrierten Schaltkreises (ASIC) günstiger. In dieser Veranstaltungen werden Sie lernen, wie Sie von der Idee einer Schaltung bis zum fertigen Chip gelangen, der in der Industrie eingesetzt werden könnte. Sie werden den Prozess der Modellierung, Synthese, Layouts und Verifikation durchlaufen und am Ende den produktionsreifen ASIC in die Fertigung geben. In einer weiterführenden Veranstaltung kann dann der Test des Chips durchgeführt werden.

In der Vorlesung werden die theoretischen Grundlagen vermittelt: Begonnen wird mit einem physikalischen Abriss der CMOS Technologie und deren Herstellung. Anschließend werden wir Methoden und Systeme kennen lernen, mit denen sich eigene Entwicklungsvorhaben in dieser Technologie umsetzen lassen. Anhand eines Lehrstuhl-eigenen Designflows werden die Schritte der ASIC-Fertigung untersucht. Dabei geht es von der Chip-Spezifikation und dem überprüfen wesentlicher Designrichtlinien zur Synthese und dem Erstellen eines Layouts des integrierten Schaltkreises. Weitere wichtige Punkte bilden die Verifikation und Simulation der Schaltung, sowie die Einbindung von Teststrukturen und spezielle Techniken des Low-Power-Designs. Abgeschlossen wird die Vorlesung mit der Betrachtung von Algorithmen zur Partitionierung, Platzierung und Verdrahtung. In der zugehörigen übung werden die Vorlesungsinhalte besprochen und die Algorithmen getestet. Die übung dient außerdem zur Vorbereitung auf die Prüfung.

Die Veranstaltung wird ergänzt um einen praktischen Teil, in dem Sie eine Grafikeinheit entwerfen. Ausgehend von einem (V)HDL-Design werden Sie im Laufe der Veranstaltung zu einem fertigen Schaltkreis gelangen, der in der Lage ist 3D-Objekte zu rendern und auf einem Monitor darzustellen (Video). Schritt für Schritt werden Sie mit Hilfe von modernen Enwicklungstools den in der Vorlesung vermittelten Designflow durchlaufen. Der Vorteil der praktischen Arbeiten besteht darin, dass Sie hier Tools verwenden und Methodiken erlernen, wie sie in der Industrie eingesetzt werden. Der praktische Teil findet in unserem Parallel-Rechner-Labor statt, wo Sie Zugriff auf die Entwicklungstools und -kits haben, die auf unserem leistungsfähigen CAE Server installiert sind.

Ein Poster mit einer Zusammenfassung findet ihr hier.

Video: Punktwolkenrendering einer Sphinx

Die Veranstaltung wird in 2 Variationen angeboten - mit und ohne praktischen Teil. Mit praktischem Teil beträgt der Arbeitsaufwand 2 SWS Vorlesung, 2 SWS übung und 2 SWS Praxis und wird mit 7,5 ECTS vergütet. Ohne praktischen Teil fallen die 2 SWS Praxis weg und die Vergütung beträgt 5,0 ECTS.

Zur Erlangung der ECTS ist eine mündliche Prüfung zu absolvieren. Die ECTS im praktischen Teil werden nach erfolgreicher Teilnahme (dass heißt nach Abgabe eines funktionstüchtigen Layouts) erteilt.