Digitaler Schaltungsentwurf mit VHDL (VHDL-RA)

Modulbeschreibung

Modulbezeichnung Digitaler Schaltungsentwurf mit VHDL (VHDL-RA) 5 ECTS
Lehr-
veranstaltungen
V: VHDL-RA (2 SWS)
Ü: Übungen zu VHDL-RA (2 SWS)
2,5 ECTS
2,5 ECTS
Dozenten Dipl.-Inf. Marc Reichenbach
Prof. Dr. Dietmar Fey
Modul-
verantwortlicher
Prof. Dr. Dietmar Fey
Inhalt
  • Hardware-Entwurf in VHDL
  • Hardware-Design-Flow (Synthese für ASIC und FPGA)
  • Simulation
  • Synthesefähige VHDL-Beschreibungen
  • Grundschaltungen der Rechnerarchitektur in VHDL
    (für ASIC und FPGA)
  • Hardware-Debugging
  • Einführung in Verifikations-Techniken
  • Vertiefung der theoretischen Inhalte der Vorlesung
  • Schrittweiser Aufbau einer Grafik-Render-Einheit zur Darstellung von 3D-Objekten
  • Implementierung und Test auf FPGA-Board mit angeschlossenem VGA-Monitor
Lernziel und
Kompetenzen
Die Studierenden
  • erwerben fundierte Kenntnisse im Architektur-Aufbau
    mit Hilfe der Hardware-Berschreibungssprache VHDL
  • erlernen den Umgang mit aktuellen Entwicklungs- und
    Simulationsumgebungen
  • erlernen wichtige VHDL-Entwurfs-Prinzipien für die
    Realisierung synthesefähiger Schaltungen für ASICs und FPGAs
  • erhalten eine Einführung in praxisrelevante
    Verifikationstechniken
  • vertiefen und erproben in den Übungen die theoretisch
    behandelten Inhalte der Vorlesung anhand praktischer Beispiele
Voraussetzungen
für die Teilnahme
keine
Einpassung in
Musterstudienplan
Informatik BSc: ab Studiensemester 4
Informatik MSc: ab Studiensemester 1
Verwendbarkeit
des Moduls
Bachelor, Master Informatik: Wahlpflichtmodul
Bachelor, Master Informations- und Kommunikationstechnik: Wahlpflichtmodul
Bachelor Computational Engineering: Technisches Wahlfach
Studien- und
Prüfungsleistungen
30-minütige mündliche Prüfung
Berechnung
der Modulnote
100%: Note der mündlichen Prüfung
Turnus des
Angebots
jährlich (Sommersemester)
Arbeitsaufwand Präsenzzeit: 60h
Eigenstudium: 90h
Dauer des Moduls ein Semester
Unterrichtssprache Deutsch
Vorbereitende
Literatur
Lehrbuch: VHDL-Synthese, Reichardt
Lehrbuch: The Designer's Guide to VHDL, Ashenden